Pcie

Un adaptador tri-mode deja que cualquier bahía acepte SAS, SATA o NVMe — flexibilidad real, y la razón de que existan los backplanes U.3. Lo que no anuncia es que tus discos NVMe dejan de ser discos NVMe: llegan a Linux como discos SCSI sobre mpt3sas, profundidad de cola 128, compartiendo una reserva de tags y un enlace ascendente x8. Dos discos Gen4 saturan la tarjeta. Un solo disco Gen5 ya la pasa. Si ese trato sigue teniendo sentido en 2026, y por qué las bahías universales pertenecen al backplane en vez de a la controladora.

El Resizable BAR deja a la CPU mapear todo el framebuffer de una GPU en vez de atisbarlo por una ventana de 256MB. Intel lo llama obligatorio para Arc, NVIDIA lo activa por juego, AMD lo vende como Smart Access Memory — y para el trabajo de IA cambia la transferencia, no las cuentas.

Por qué los dispositivos PCIe pierden rendimiento cuando se pasan a una VM vía VFIO, y los pasos prácticos de ajuste que recuperan la mayor parte.

La gestión de energía en estado activo (ASPM) ahorra unos vatios en enlaces PCIe ociosos. Bajo passthrough VFIO añade fluctuación de latencia difícil de diagnosticar y fácil de arreglar.

El complejo raíz virtual de QEMU usa por defecto payloads TLP de 128 bytes. La mayoría de dispositivos admiten 256 o 512. Un parámetro del kernel lo arregla.

Los dos chipsets virtuales de QEMU no son intercambiables. Q35 aporta una topología PCIe en condiciones de la que dependen el passthrough, el Windows moderno y todo el ecosistema KVM.